經(jīng)過大量制造工序的半導(dǎo)體芯片,還需要通過最后一個(gè)工藝的測(cè)試,篩選出不合格與合格產(chǎn) 品。在半導(dǎo)體制造過程中,會(huì)進(jìn)行各種測(cè)試。 晶圓完成階段的EDS 工藝(Electrical Die Sorting),組裝工藝和封裝工(Pakaging), 還有產(chǎn)品出廠前從消費(fèi)者的角度進(jìn)行的質(zhì)量測(cè)試等。 今天,我們來了解一下為了制造出完美的半導(dǎo) 體而面臨的第一次考驗(yàn)—EDS 工藝。

直接關(guān)系到半導(dǎo)體產(chǎn)量提高的EDS工藝

EDS 工藝(Electrical Die Sorting)在晶圓上 繪制電路的制造工藝(Fabrication, FAB)與 最終形成產(chǎn)品的封裝工藝之間進(jìn)行。其目的如下所示:

? 通過電氣特性檢測(cè),確定各個(gè)芯片是否達(dá)到所需的質(zhì)量水平

? 對(duì)晶圓狀態(tài)的半導(dǎo)體芯片進(jìn)行篩選,選出不合格與合格產(chǎn)品

? 在不合格芯片中選出可修補(bǔ)的芯片,使其合格化

? 修正制造過程或設(shè)計(jì)中發(fā)現(xiàn)的問題

? 通過提前篩選出不合格的芯片,來提高后續(xù)封裝和測(cè)試工作的效率

EDS工藝的4個(gè)階段

第1階段 - 電氣試驗(yàn)(Electrical Test, ET Test)和晶圓老化測(cè)試(Wafer Burn In, WBI)

電氣試驗(yàn)是對(duì)半導(dǎo)體集成電路(IC)操作所需的各個(gè)元件(晶體管,電阻,電容器,二極管)進(jìn)行直流電壓和電流特性參數(shù)測(cè)試,判斷其是否可以正常運(yùn)行的過程?？梢哉f這是對(duì)半導(dǎo)體芯片(Chip)進(jìn)行 的首次測(cè)試。 晶圓老化測(cè)試工序是通過將晶圓加熱到一定溫度,施加交流(AC)/ 直流(DC) 電壓后,找出產(chǎn)品組合或薄弱部分等潛在的不合格因素,以有效提高產(chǎn)品可靠性的過程。

第2階段 - 熱/冷測(cè)試(Hot/Cold Test)

熱/冷測(cè)試是通過電信號(hào)來檢查晶圓上的每個(gè)芯片 是否有缺陷的過程?？梢孕扪a(bǔ)的芯片會(huì)保存信息,以便進(jìn)行修補(bǔ)處理。此測(cè)試是通過進(jìn)行高于常溫、 低于常溫的測(cè)試,來確定芯片在特定溫度下是否可以正常工作。

第3階段 - 維修(Repair) / 最終測(cè)試(Final Test)

維修過程是 EDS 工藝中最重要的階段。 在維修過程中,首先對(duì)在熱/冷工序中被判定為可 修補(bǔ)的芯片進(jìn)行修補(bǔ)。在修補(bǔ)完成后,進(jìn)行最終測(cè)試,再次驗(yàn)證是否已經(jīng)修補(bǔ)完成,以最終確認(rèn)產(chǎn)品是否合格。

第4階段 - 打墨(Inking)

打墨是指在不合格的芯片上印上特殊墨水,以便可以用肉眼識(shí)別出的過程。它用于區(qū)分在熱/冷測(cè)試過程中被判斷為不合格的芯片,在最終測(cè)試過程中再次驗(yàn)證為不合格的芯片以及未在晶圓中完成的半導(dǎo)體芯片(Dummy Die)等。過去的打墨是將墨水直接涂印在有缺陷的芯片上。但是現(xiàn)在,僅通過數(shù) 據(jù)(Data)就可以分辨出芯片是否合格。這些被檢 測(cè)為不合格的芯片不會(huì)進(jìn)行封裝,因此可以減少在 封裝和檢測(cè)工藝中使用的原材料、輔助材料、設(shè)備、 時(shí)間、人員等的損失。

打墨完成后,將晶圓進(jìn)行干燥(Bake),然后通過質(zhì) 量控制(Quality Control, QC)檢測(cè),將被轉(zhuǎn)移到 封裝工藝中。

深圳市史班諾科技有限公司專注為電子制造商提供如下SMT設(shè)備：

INOTIS印刷機(jī)、 高迎Koh Young SPI、

松下貼片機(jī) 、富士貼片機(jī) 、ASM貼片機(jī) 、

奔創(chuàng) PEMTRON AOI、Heller回流焊

等整條SMT生產(chǎn)線設(shè)備，以及零配件、服務(wù)和解決方案。